Rhyngwyneb Spi LCD

Mewn cyfathrebu SPI, mae'r ddyfais meistr SPI yn anfon data i'r ddyfais caethweision SPI trwy'r llinell SCLK ar yr amlder a gefnogir gan y ddyfais caethweision. Mae hyn hefyd yn golygu na all y ddyfais caethweision anfon data i'r ddyfais gwesteiwr yn weithredol, a dim ond yn y modd pleidleisio y gall anfon data i'r ddyfais caethweision. Neu mae'r ddyfais caethweision yn hysbysu'r gwesteiwr o gyrraedd data yn weithredol trwy borthladd IO.

Ym mhob cylch cloc SPI, mae trosglwyddiad data dwplecs llawn yn digwydd. Pan fydd y gwesteiwr yn anfon 1 bit trwy'r llinell MOSI, bydd y caethwas hefyd yn anfon data 1 bit trwy'r llinell MISO ar ôl ei ddarllen. Mae hyn yn golygu bod y dilyniant cyfathrebu hwn yn cael ei gynnal hyd yn oed os mai dim ond cyfathrebu simplecs sy'n cael ei berfformio.

Mae trosglwyddiadau SPI fel arfer yn cynnwys dwy gofrestr shifft o hyd gair penodol. Er enghraifft, y 8-gofrestr shifft didau yn y meistr a'r caethwas. Maent wedi'u cysylltu mewn topoleg cylch rhithwir, ac mae data fel arfer yn cael ei symud allan gyda'r rhan fwyaf arwyddocaol yn gyntaf. Ar ymyl y cloc, mae'r meistr a'r caethwas yn symud 1 darn o ddata o'r llinell drosglwyddo i'r parti arall. Pan ddaw ymyl y cloc nesaf, mae'r derbynyddion ar y ddwy ochr yn samplu'r darn ar y llinell drosglwyddo a'i osod fel y darn lleiaf arwyddocaol newydd o'r gofrestr shifft. Ar ôl i ddarnau'r gofrestr gael eu symud allan ac i mewn, mae'r meistr a'r caethwas yn cyfnewid gwerthoedd y gofrestr. Os oes angen cyfnewid mwy o ddata, mae'r gofrestr shifft yn cael ei ail-lwytho ac ailadroddir y broses. Gall trosglwyddiadau bara am unrhyw nifer o gylchoedd cloc. Ar ôl ei gwblhau, mae'r gwesteiwr yn stopio newid signalau cloc. Fel y dangosir yn y ffigur isod, y diagram sgematig o'r gofrestr sifftiau yn ystod rhyngweithio rhwng meistr a chaethwas.

1. Mae'r meistr SPI yn gyntaf yn tynnu'r llinell SS neu CS yn isel i hysbysu'r cyfathrebu caethweision SPI i ddechrau.

2. Mae'r gwesteiwr yn hysbysu'r caethwas am y gweithrediadau darllen ac ysgrifennu sydd ar ddod trwy anfon signal cloc SCLK. Mae'r signal cloc SCLK yma yn cael ei bennu gan y modd SPI p'un a yw'n lefel uchel neu lefel isel, a gyflwynir yn ddiweddarach.

3. Mae'r gwesteiwr (Meistr) yn ysgrifennu'r data i'w anfon i'r ardal glustogi data anfon (Cof). Mae'r ardal glustogi yn mynd trwy'r gofrestr shifft (0 ~ 7). Mae'r gofrestr sifft cyfresol yn symud y beit fesul un trwy linell signal MOSI. Allan a'i drosglwyddo i'r caethwas, ar yr un pryd, mae'r data a dderbynnir gan y rhyngwyneb MISO yn cael ei symud i'r ardal glustogi derbyn fesul tipyn trwy'r gofrestr shifft.

4. Mae'r caethwas (Caethwas) hefyd yn dychwelyd cynnwys ei gofrestr sifft cyfresol ei hun (0 ~ 7) i'r gwesteiwr trwy linell signal MISO. Ar yr un pryd, mae'r data a anfonir gan y gwesteiwr yn cael ei dderbyn trwy linell signal MOSI, fel bod cynnwys y ddwy gofrestr shifft yn cael eu cyfnewid.

Maint LCD: 1.28"
Math o Banel: IPS
Cydraniad: 240xRGBx240
Modd Arddangos: Du fel arfer
Nifer y Lliwiau: 262K
Cyfeiriad Edrych: PAWB
NTSC: 60% 25
Cymhareb cyferbyniad: 1100
Goleuedd: 250 cd/m2
Maint y Modiwl: 35.6 * 38.1 * 1.6mm
Ardal Weithredol y Panel: Φ32.4 mm
Cae Picsel: {{0}}.135x0.135 mm
Trefniant Picsel: Stripe Fertigol RGB
Pwysau: I'w gadarnhau g
Gyrrwr IC: GC9A01
Gyrrwr IC RAM Maint: bit
Ffynhonnell Golau: 2-LED
Rhyngwyneb: SPI
Tymheredd Gweithredu: -20~+70 gradd
Tymheredd Storio: -30~+80 gradd