一, Egwyddor dechnegol modd cwsg:-dadansoddiad manwl o'r gylched i'r defnydd o bŵer
Craidd modd cysgu LCD yw lleihau'r defnydd o bŵer modiwl trwy dorri rheiliau pŵer nad ydynt yn hanfodol, lleihau amlder cloc, a stopio adnewyddu data. Mae ei weithrediad technegol yn cynnwys tair agwedd allweddol:
1. rheoli rheilffyrdd pŵer
Mae modiwl LCD nodweddiadol yn cynnwys pedwar math o gyflenwad pŵer:
AVDD: Cyflenwad pŵer analog (3.3V fel arfer), sy'n cyflenwi pŵer i gylchedau gyrrwr picsel
VGH/VGL: foltedd uchel a yrrir gan giât (± 10V 20V), yn rheoli fflipio moleciwlau crisial hylifol
IOVDD: Cyflenwad pŵer rhyngwyneb digidol (1.8V ~ 3.3V), sy'n darparu pŵer ar gyfer gyrru cylchedau rhesymeg IC
BL_VDD: Cyflenwad pŵer backlight (5V ~ 24V), gyrru golau ôl LED neu CCFL
Gweithredu modd cysgu: Trwy ddefnyddio matrics switsh MOS, mae AVDD, VGH / VGL, a BL_VDD yn cael eu torri i ffwrdd yn ystod cwsg, gan adael dim ond IOVDD i gynnal cyflwr cofrestr IC y gyrrwr. Er enghraifft, pan fydd modiwl TFT{2}}LCD penodol yn y modd cysgu, mae'r cerrynt AVDD yn gostwng o 60mA i 0.1 μ A, ac mae'r defnydd pŵer backlight yn gostwng o 80mW i 0.
2. cloc rheoli system
Mae ICs gyrrwr LCD modern (fel ILI9341, ST7789) wedi adeiladu-mewn generaduron cloc PLL, gydag amleddau cloc yn fwy na 10MHz yn y modd gweithredu. Optimeiddio cwsg:
Cyn mynd i mewn i'r modd cysgu, gostyngwch amlder y cloc i'r lefel isaf (fel 32kHz) trwy gyfluniad y gofrestr
Diffoddwch y gylched PLL yn llwyr a defnyddiwch osgiliadur allanol amledd isel (fel 32.768kHz) i gynnal amseriad sylfaenol
Dangosodd astudiaeth achos, ar ôl i amlder y cloc gael ei leihau o 10MHz i 32kHz, bod defnydd pŵer deinamig y gyrrwr IC wedi gostwng 85%
3. Mecanwaith adnewyddu data
Yn y modd gweithio, mae angen i'r LCD adnewyddu 60 gwaith yr eiliad er mwyn osgoi fflachio. Optimeiddio cwsg:
Stopiwch allbwn signal cydamseru ffrâm (VSYNC).
Rhewi signalau gyriant rhes/colofn (HSYNC/PCLK)
Cadwch amserydd y corff gwarchod dim ond i fonitro'r signal deffro-i fyny
Mae dyfais AEM ddiwydiannol benodol wedi lleihau'r defnydd o bŵer adnewyddu arddangos o 45mW i 0.3mW trwy'r datrysiad hwn
2, Dylunio caledwedd: Adeiladu -saernïaeth cwsg pŵer isel
1. Dylunio cylched rheoli pŵer
Dewis cydrannau allweddol:
Switsh llwytho: Dewiswch fodel gollyngiadau isel iawn (fel TPS22919, cerrynt gollyngiadau 0.5nA)
Rheoleiddiwr LDO: Dewiswch fodel cerrynt statig isel (fel TPS7A4700, cerrynt statig 1.2 μ A)
Trawsnewidydd DC-DC: yn mabwysiadu modd PFM (fel TPS62175, effeithlonrwydd llwyth ysgafn o 85%)
2. Deffro cylched canfod signal
Pwyntiau dylunio:
Cloc amser real (RTC) yn deffro-i fyny: Mae sglodyn RTC integredig (fel DS3231) yn deffro MCU trwy ymyriadau wedi'u hamseru
Deffro allwedd-i fyny: Defnyddir cymharydd pŵer isel (fel TLV3011) i ganfod gweithredoedd allweddol, gan osgoi samplu parhaus gan MCU
Deffro cyfathrebu-i fyny: Deffro sbardun-i fyny trwy pin ymyrraeth UART/I2C, megis dangosiad deffro -ar ôl derbyn ffrâm data penodol
Cas breichled smart:
Canfod symudiadau ystum gan ddefnyddio cyflymromedr (LIS3DH)
Pan ganfyddir codi arddwrn, deffro'r MCU trwy'r pin INT
Oedi deffro wedi'i reoli o fewn 50ms, defnyddiwr yn anymwybodol
3. electrostatig amddiffyn a grym ar amseru
Gofynion arbennig ar gyfer modd cysgu:
Yn ystod y cyfnod pŵer i ffwrdd, mae angen cynnal gweithrediad arferol y deuod amddiffyn ESD
Dyluniwch gylched rheoli amseru pŵer i sicrhau bod VGH/VGL yn cael ei bweru ar fwy na 5ms yn hwyrach nag AVDD
Gostyngodd panel offeryn car penodol y gyfradd pŵer annormal o 3% i 0.1% trwy ychwanegu cylched oedi RC
3, Optimeiddio meddalwedd: Gweithredu strategaeth cysgu deallus
1. Dyluniad amodau sbarduno cysgu
Senario nodweddiadol:
Cwsg wedi'i amseru: Er enghraifft, mae'r mesurydd dŵr clyfar yn diweddaru data bob 30 eiliad ac yn cysgu gweddill yr amser
Anweithgarwch defnyddiwr: Mae'r ddyfais feddygol gludadwy yn mynd i mewn i'r modd cysgu ar ôl 1 munud heb weithrediad botwm
Trothwy batri isel: Gorfodwch gwsg dwfn pan fydd foltedd y batri yn disgyn o dan 3.6V
2. proses ffurfweddu ar gyfer modd cysgu
Camau safonol:
Arbedwch y cyflwr arddangos presennol i Flash
Diffodd golau ôl (BL_VDD=0)
Rhoi'r gorau i adnewyddu data (rhewi HSYNC/VSYNC)
Lleihau amledd cloc (PLL_FREQ=32kHz)
Torrwch gyflenwad pŵer AVDD/VGH/VGL i ffwrdd
MCU yn mynd i mewn-modd pŵer isel (fel Modd Stopio STM32)
3. post deffro-mecanwaith prosesu
Gweithrediadau allweddol:
Ail-gychwyn paramedrau arddangos (cyferbyniad, modd lliw, ac ati)
Adfer y cynnwys a ddangoswyd ddiwethaf (darllen o Flash neu RAM)
Cydamseru cloc system (osgoi drifft amser)
Achos terfynell logisteg: cywasgu'r amser ail-lunio deffro-i fyny o 200ms i 30ms trwy storio byffer arddangos ymlaen llaw
4, Dadansoddiad achos cais nodweddiadol
Achos 1: Mesurydd llif electromagnetig wedi'i bweru gan fatri
Gofyniad: oes batri 6 blynedd (batri lithiwm 3.6V / 19Ah)
Ateb:
Dewiswch TFT pŵer isel iawn-LCD (cerrynt gweithredu 15mA, cerrynt cwsg 0.5 μ A)
Dyluniwch system pŵer deuol: mae'r prif gyflenwad pŵer yn codi tâl ar yr uwchgynhwysydd, tra bod y supercapacitor yn cynnal RTC yn ystod y modd cysgu
Strategaeth weithredu:
Deffro bob 10 eiliad, diweddaru data traffig ac arddangos am 2 eiliad
Ar adegau eraill, ewch i mewn i'r modd cysgu dwfn a thorri i ffwrdd yr holl ffynonellau pŵer nad ydynt yn hanfodol
Effaith: Mae defnydd pŵer cyfartalog y peiriant cyfan wedi'i leihau o 85mW i 0.8mW, ac mae bywyd y batri wedi cyrraedd 7.2 mlynedd
Achos 2: Dyfais Diagnostig Ultrasonic Cludadwy
Gofyniad: Gweithrediad parhaus am 8 awr (lithiwm-batri ion 7.4V/4400mAh)
Ateb:
Mabwysiadu LCD adlewyrchol (nid oes angen golau cefn, gostyngodd y defnydd o bŵer 80%)
Gweithredu modd cysgu deinamig:
Arddangosfa deffro pan ganfyddir y stiliwr yn cysylltu â'r corff dynol
5 eiliad ar ôl i'r stiliwr adael, mae'n mynd i mewn i'r modd cysgu
Cadwch y modiwl cyfathrebu yn weithredol yn ystod cwsg (derbyniwch orchmynion o bell)
Effaith: Mae defnydd pŵer y modiwl arddangos wedi'i leihau o 220mW i 15mW, ac mae bywyd cyffredinol y batri wedi'i gynyddu dair gwaith
5, Technegau Optimeiddio Uwch
1. Deffro ardal rhannol-dechnoleg
Rhannwch y sgrin yn sawl maes a dim ond ardaloedd deffro sydd ag anghenion diweddaru
Fe wnaeth e{0}}darllenydd llyfr penodol leihau'r defnydd o bŵer adnewyddu o 12mW i 3mW trwy'r datrysiad hwn
2. Algorithm cysgu addasol
Dysgu yn seiliedig ar arferion defnydd: Cyfrif amlder gwylio defnyddwyr ac addasu'r trothwy cysgu yn ddeinamig
Ar ôl gweithredu'r sgrin reoli ganolog mewn cartref clyfar, mae'r amledd deffro cyfartalog dyddiol wedi'i ostwng 65%
3. storfa arddangos pŵer isel
Integreiddio SRAM fel storfa arddangos y tu mewn i MCU
Cynnal cynnwys wedi'i storio yn ystod cwsg ac allbwn yn syth ar ôl deffro
Mae dyfais AEM ddiwydiannol benodol wedi lleihau'r amser deffro o 120ms i 15ms drwy'r datrysiad hwn
